ISE和MATLAB联合仿真

2019-03-25 07:19发布

站内问答 / FPGA
6874 1 993
最近将ISE和simulink联合进行仿真，按照网友提供的方法，generator了，并且给了程序管理员权限，但是在MATLAB打开simulink的时候，总会出现waring，如下图 TIM截图20171222210425.png
这会不会对后面转Verilog造成影响？？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
xpfshawn
1楼-- · 2019-03-25 09:55
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题