专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
CPLD用model仿真,编写testbench 出现错误,该如何解决,请版主大神解答指点迷津。
2019-03-25 07:20
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
9437
2
1022
自己编写CPLD程序,想用modelsim进行
仿真
,于是在Quartus里面编写testbench文件,但是出现上图错误,请高手解答一下。不胜感激!!!!!
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
596937862
1楼-- · 2019-03-25 13:52
< / .............
加载中...
zimiaoxinghan
2楼-- · 2019-03-25 15:18
用Quartus编译VHDL程序,完全没错误。在此前提下,想要进行仿真来看看信号波形,需要编写Testbench,想利用Quartus软件的模板,结果出现上述的错误---说是不支持该芯片。为什么配置和编译程序文件时,没有出现支持错误??该如何解决,希望高手指点一下………………
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
用Quartus编译VHDL程序,完全没错误。在此前提下,想要进行仿真来看看信号波形,需要编写Testbench,想利用Quartus软件的模板,结果出现上述的错误---说是不支持该芯片。为什么配置和编译程序文件时,没有出现支持错误??该如何解决,希望高手指点一下………………
一周热门 更多>