专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA的输出为高
2019-03-25 07:20
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6090
4
1338
画了一个FPGA的应用板,altera的,TQFP144封装的。用一个简单的分频程序,quartus显示程序下载完成,但是输出全为高,求大神指导
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
仙猫
1楼-- · 2019-03-25 11:43
< / 可供判断的信息给出得太少,还不如找会算命的巫婆问问呢。
・如引脚定义和逻辑都没错,看看晶振有没起来。
・作为调试的第一步,先应避免调复杂的逻辑,写个最最单纯的输入时钟分频器打出来看看。
加载中...
xiaoxiao2211
2楼-- · 2019-03-25 12:40
是否跟复位信号有关呢
加载中...
平漂流
3楼-- · 2019-03-25 17:48
已解决,由于是TQFP封装的,所以芯片底部的那个焊盘要牢固的接地,另外,芯片的3.3V,2.5V,1.2V的电源不能错。
加载中...
scxuchenglong
4楼-- · 2019-03-25 19:41
于是TQFP封装的,所以芯片底部的那个焊盘要牢固的接地, 这个当然是必须的
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
・如引脚定义和逻辑都没错,看看晶振有没起来。
・作为调试的第一步,先应避免调复杂的逻辑,写个最最单纯的输入时钟分频器打出来看看。
一周热门 更多>