msp430f235的MCLK、SMCLK、ACLK时钟信号输出问题

2019-08-03 21:13发布

430.jpg 图1    输出.jpg   图2
各位430单片机的大咖们:
     你们好,小弟刚刚开始学习430单片机,很多东西还不是很理解,在此请教你们一些问题。
     图1是我用proteus仿真设计的一个简单电路图,仿真的目的是想用示波器测量MCLK、SMCLK以及ACLK的频率,看看这些频率是否与我设置的时钟源的频率一致。但是不知道为什么,仿真时用示波器测量3个时钟信号,输出都是低电平,实验结果如图2所示。
     程序为:
#include <msp430f235.h>
void clock_init();
void port_init();

/**************************************************/
//               main program                      //
/**************************************************/
void main( void )
{
  WDTCTL = WDTPW + WDTHOLD;            // Stop watchdog timer to prevent time out reset
  clock_init();
  port_init();
  for(;;);
}

/**************************************************/
//               port initiallize program          //
/**************************************************/
void port_init()
{
  P5DIR |=BIT4+BIT5+BIT6;                   //Set P5.4 P5.5 P5.6 output
  P5SEL |=BIT4+BIT5+BIT6;                   //P5.4=MCLK,P5.5=SMCLK,P5.6=ACLK
}

/**************************************************/
//              clock initiallize program         //
/**************************************************/
void clock_init()
{
  DCOCTL |=DCO0+DCO1;                          //设置DCO模式
  BCSCTL1 |=XT2OFF+RSEL2+RSEL1+RSEL0;
  BCSCTL2 |=DIVM_3+DIVS_2;                     //f(MCLK)=f(DCO)/8; f(SMCLK)=f(DCO)/4; f(ACLK)=f(XT1);
}


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
16条回答
myselfzhangji
1楼-- · 2019-08-05 19:11
dirtwillfly 发表于 2014-7-14 21:16
红 {MOD}部分,是对P1.1赋值,每个循环改变两次电平,先变高又变低

您说的这个我懂,我的意思是这个对我的MCLK、SMCLK、ACLK的测量有影响吗?
dirtwillfly
2楼-- · 2019-08-05 23:18
myselfzhangji 发表于 2014-7-14 21:20
您说的这个我懂,我的意思是这个对我的MCLK、SMCLK、ACLK的测量有影响吗?

没有影响
朝阳之光
3楼-- · 2019-08-06 02:41
dirtwillfly 发表于 2014-7-14 20:39
我不是大神。有问题你来论坛发帖就行,我每天都上论坛的。
发了贴可以 @dirtwillfly 这样联系我。  ...

版主,这下你跑不了了,^o^
dirtwillfly
4楼-- · 2019-08-06 07:35
朝阳之光 发表于 2014-7-14 23:32
版主,这下你跑不了了,^o^

:lol怎么啦?我没跑啊

一周热门 更多>