Altera FIFO程序编译通过后,使用Modelsim仿真报错

2019-03-25 07:21发布

最近在学习Altera的FPGA,参照《你好 FPGA》的书中例程,写了一个16输入,16输出的异步FIFO。编译和仿真都能通过。但是我将输出改为8位,输入16位,其他条件不变后,编译能通过,RTL也正常,但是调用仿真就出错,将程序贴出,希望得到前辈们的帮助。
1.jpg
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
小范fpr
1楼-- · 2019-03-25 12:29
 精彩回答 2  元偷偷看……
ienglgge
2楼-- · 2019-03-25 13:18
端口连接过多。应该是13个,实际发现14个。eccstatus,这个端口在那个模块中没有找到。
freedom_lq
3楼-- · 2019-03-25 13:34
小范fpr 发表于 2017-9-26 08:23
报错的是实例化的时候多了一个port

哦哦~ 我后来也是注释掉了多出来的一个PORT
是不是新的prime版本的ip核更新了,然后modelsim的仿真文件还没有跟上
freedom_lq
4楼-- · 2019-03-25 18:38
ienglgge 发表于 2017-9-26 13:46
端口连接过多。应该是13个,实际发现14个。eccstatus,这个端口在那个模块中没有找到。

这是是quartus prime自动生成的FIFO.V文件,是不是modelsim还没跟上更新
小范fpr
5楼-- · 2019-03-25 18:55
freedom_lq 发表于 2017-9-28 07:57
哦哦~ 我后来也是注释掉了多出来的一个PORT
是不是新的prime版本的ip核更新了,然后modelsim的仿真文件 ...

应该不是,你可以看下fifo的源文件
cleveland2002
6楼-- · 2019-03-25 23:08
直接看所调用的FIFO文件,这是库文件,跟modelsim关系不大。

一周热门 更多>