高阻态未必就是最省电

2019-08-04 17:15发布

低功耗的设计对于不同的芯片还是有一些不一样,比如IO口外围电路设计,门道我觉得挺多的,必须看IO口内部电路是什么样子的,有些芯片有三态门。比如CC2530,开始以为三态门,就是高阻态,相当于断路,设置此态应该最省电,但是官方资料却建议:1.上拉且设置为通用IO输入2.通用IO输出。
原文如下:
One  way  to  do  this  is  to  leave  the  pin unconnected and configure the pin as a general purpose I/O input with pull-up resistor. Alternatively the pin can be configured as a general purpose I/O output. In both cases the pin should not be connected directly to VDD or GND
in order to avoid excessive power consumption.
这么说来这个高阻态还是存在漏电流的,具体怎么解释,这块有点不懂,哈哈
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
myl593799546
1楼-- · 2019-08-04 23:06
dirtwillfly
2楼-- · 2019-08-05 02:44
myl593799546 发表于 2014-1-13 09:28
置顶的这篇文章:
http://bbs.21ic.com/icview-665830-1-1.html

谢谢分享。那个贴子里没说高阻态省电啊
lostpod
3楼-- · 2019-08-05 07:01
 精彩回答 2  元偷偷看……
myl593799546
4楼-- · 2019-08-05 08:15
dirtwillfly 发表于 2014-1-13 19:27
谢谢分享。那个贴子里没说高阻态省电啊

我文章逻辑不是说这话是那篇文章的吧,哈哈,这个是我臆测的,不知道对不对,现在纠结IO怎么设计了,休眠电流官方1ua,但是我现在10ua

一周热门 更多>