程序看看

void main(void) {
    WDTCTL = WDTPW+WDTHOLD;
    P1DIR |= BIT0;
    P1SEL |= BIT0;              //可以看ACLK的频率
    P2DIR |= BIT2;
    P2SEL |= BIT2;             //SMCLK
    P7DIR |= BIT7;
    P7SEL |= BIT7;             //MCLK

    P5SEL |= BIT2+BIT3;
    UCSCTL6 &= ~XT2OFF;          //打开XT2

    do
     {
       UCSCTL7 &= ~XT2OFFG;

发错了?

void main(void) {
    WDTCTL = WDTPW+WDTHOLD;
    P1DIR |= BIT0;
    P1SEL |= BIT0;              //可以看ACLK的频率
    P2DIR |= BIT2;
    P2SEL |= BIT2;             //SMCLK
    P7DIR |= BIT7;
    P7SEL |= BIT7;             //MCLK

    P5SEL |= BIT2+BIT3;
    UCSCTL6 &= ~XT2OFF;          //打开XT2

    do
     {
       UCSCTL7 &= ~XT2OFFG;                                      //清除振荡器XT2失效标志
      SFRIFG1 &= ~OFIFG;                      // 清除振荡器失效标志
                                                                                                          //上面这句必须有，否则起振了也不会分配成功
     }while (UCSCTL7 & XT2OFFG);

   /*********************寄存器配置部分******************************/

    __bis_SR_register(SCG0);
    UCSCTL0 = 0;                                                        //设为0
    UCSCTL1 = DCORSEL_6;                    //DCO频率范围在50MHZ以下
    UCSCTL2 = FLLD_3 + 1;                   //D=8，N=1
    UCSCTL3 = SELREF_5 + FLLREFDIV_3;       //n=8,FLLREFCLK时钟源为XT2CLK；DCOCLK=D*(N+1)*(FLLREFCLK/n);DCOCLKDIV=(N+1)*(FLLREFCLK/n);
    UCSCTL4 = SELA_4 + SELS_3 +SELM_3;      //ACLK的时钟源为DCOCLKDIV,MCLKSMCLK的时钟源为DCOCLK
    UCSCTL5 = DIVA_5;                               //ACLK由DCOCLKDIV的32分频得到
                                         
    __bic_SR_register(SCG0);                //Enable the FLL control loop
   /**********************************************************************/
    while (SFRIFG1 & OFIFG){
        UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);         // 清除三类时钟标志位
                                                            // 这里需要清除三种标志位，因为任何一种
                                                            // 标志位都会将OFIFG置位
        SFRIFG1 &= ~OFIFG;                                  // 清除时钟错误标志位
    }
    P8SEL &= (~(1<<1));
    P8DIR |= (1<<1);
    while(1){
            P8OUT |= (1<<1);
            Delay_ms(1000);
            P8OUT &= (~(1<<1));
            Delay_ms(1000);
    }
}

这里有一个用4MHz的XT2，得到16MHz的DCLCLK的程序，你参考下
P1DIR |= BIT0;
P1SEL |= BIT0;              //可以看ACLK的频率
P2DIR |= BIT2;
P2SEL |= BIT2;             //SMCLK
P7DIR |= BIT7;
P7SEL |= BIT7;             //MCLK

P5SEL |= BIT2+BIT3;
UCSCTL6 &= ~XT2OFF;          //打开XT2

/*********************寄存器配置部分******************************/

__bis_SR_register(SCG0);
UCSCTL0 = DCO0+DCO1+DCO2+DCO3+DCO4;
UCSCTL1 = DCORSEL_4;                    //DCO频率范围在28.2MHZ以下
UCSCTL2 = FLLD_4 + 1;                   //D=16，N=1
UCSCTL3 = SELREF_5 + FLLREFDIV_3;       //n=8,FLLREFCLK时钟源为XT2CLK；DCOCLK=D*(N+1)*(FLLREFCLK/n);DCOCLKDIV=(N+1)*(FLLREFCLK/n);
UCSCTL4 = SELA_4 + SELS_3 +SELM_3;      //ACLK的时钟源为DCOCLKDIV,MCLKSMCLK的时钟源为DCOCLK
UCSCTL5 = DIVA_5 +DIVS_1;               //ACLK由DCOCLKDIV的32分频得到，SMCLK由DCOCLK的2分频得到
                                         //最终MCLK:16MHZ,SMCLK:8MHZ,ACLK:32KHZ

__bic_SR_register(SCG0);                //Enable the FLL control loop

/**********************************************************************/

__delay_cycles(8192);
do
{
  UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG); //Clear XT2,XT1,DCO fault flags
  SFRIFG1 &= ~OFIFG;       //Clear fault flags
}while (SFRIFG1&OFIFG);