基于FPGA的TDC时间测量

2019-03-25 07:22发布

站内问答 / FPGA
5875 1 1062
我看到的基于FPGA的TDC测量两路信号的时间差，一般是这两路的时间差要大于一个时钟周期，那如果两路信号上升沿的时间差小于一个时钟周期，请问能否用TDC来测量两路上升沿之间的时间差。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
moonbaby
1楼-- · 2019-03-25 13:43
< / 层板Ｖ串Ｖ冰女吧　

一周热门 更多>

相关问题