VHDL怎么产生数据同步时钟?

2019-03-25 07:28发布

我要用FPGA把数据以帧格式发送给对方,另外还要发一路同步时钟,这个同步时钟信号怎么产生呢?
直接把系统时钟赋值给它?

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
gs001588
1楼-- · 2019-03-25 16:03
< / 同步时钟,顾名思义。是与你数据是同步的时钟,一般来讲,要么相位相同、差180度、差90度。这个时钟,是让对方在这个时钟的作用下,去锁存数据。
scyshuier
2楼-- · 2019-03-25 18:04
gs001588 发表于 2017-4-8 23:13
同步时钟,顾名思义。是与你数据是同步的时钟,一般来讲,要么相位相同、差180度、差90度。这个时钟,是让 ...

那怎么产生呢?
gs001588
3楼-- · 2019-03-25 22:08
 精彩回答 2  元偷偷看……
scyshuier
4楼-- · 2019-03-26 01:03
gs001588 发表于 2017-4-9 16:39
说得还不够清楚吗?
数据怎么产生的,时钟就怎么产生,数据都是在时钟的同步下产生发

数据是在系统时钟下,每个时钟周期传输一位,那同步时钟呢?
gs001588
5楼-- · 2019-03-26 04:23
scyshuier 发表于 2017-4-9 19:50
数据是在系统时钟下,每个时钟周期传输一位,那同步时钟呢?

这个系统时钟,就是同步时钟
scyshuier
6楼-- · 2019-03-26 10:22
gs001588 发表于 2017-4-9 22:00
这个系统时钟,就是同步时钟

好的,谢谢

一周热门 更多>