额 发错了 再来

看不出有什么问题。
这里有一个用4MHz的XT2，得到16MHz的DCLCLK的程序，你参考下
P1DIR |= BIT0;
P1SEL |= BIT0;              //可以看ACLK的频率
P2DIR |= BIT2;
P2SEL |= BIT2;             //SMCLK
P7DIR |= BIT7;
P7SEL |= BIT7;             //MCLK

P5SEL |= BIT2+BIT3;
UCSCTL6 &= ~XT2OFF;          //打开XT2

/*********************寄存器配置部分******************************/

__bis_SR_register(SCG0);
UCSCTL0 = DCO0+DCO1+DCO2+DCO3+DCO4;
UCSCTL1 = DCORSEL_4;                    //DCO频率范围在28.2MHZ以下
UCSCTL2 = FLLD_4 + 1;                   //D=16，N=1
UCSCTL3 = SELREF_5 + FLLREFDIV_3;       //n=8,FLLREFCLK时钟源为XT2CLK；DCOCLK=D*(N+1)*(FLLREFCLK/n);DCOCLKDIV=(N+1)*(FLLREFCLK/n);
UCSCTL4 = SELA_4 + SELS_3 +SELM_3;      //ACLK的时钟源为DCOCLKDIV,MCLKSMCLK的时钟源为DCOCLK
UCSCTL5 = DIVA_5 +DIVS_1;               //ACLK由DCOCLKDIV的32分频得到，SMCLK由DCOCLK的2分频得到
                                         //最终MCLK:16MHZ,SMCLK:8MHZ,ACLK:32KHZ

__bic_SR_register(SCG0);                //Enable the FLL control loop

/**********************************************************************/

__delay_cycles(8192);
do
{
  UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG); //Clear XT2,XT1,DCO fault flags
  SFRIFG1 &= ~OFIFG;       //Clear fault flags
}while (SFRIFG1&OFIFG);

dirtwillfly 发表于 2013-8-28 17:45
看不出有什么问题。
这里有一个用4MHz的XT2，得到16MHz的DCLCLK的程序，你参考下
P1DIR |= BIT0;

这个还是用的是内部的基准频率进行倍频得到的吧

XT2的4MHz的晶振应该是没有用到的

smilingangel 发表于 2013-8-28 23:47
XT2的4MHz的晶振应该是没有用到的

他板子上是自带的4M晶振 我把他给卸了，装了一个16M的晶振上去  请问你有相关程序吗？