为什么可以 output reg 不能 wrie reg？

2019-03-25 07:31发布

站内问答 / FPGA
8605 2 1217
为什么可以 output reg 不能 wrie reg？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
白丁
1楼-- · 2019-03-25 15:31
< / output对应的应该是input啊
reallmy
2楼-- · 2019-03-25 16:59
wire和reg是两种变量，wire是线型，reg是寄存器型，一个变量要不是wire型要不是reg型，怎么可能两种都是呢？？

一周热门 更多>

相关问题