专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
ISE FPGA RAM用超了,通不过综合吧?
2019-03-25 07:34
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
12073
5
1739
我把RAM用超了,现在已经综合了1个小时了,仍然没报错.
我的问题是,RAM用超了,通不过综合吧? 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
eeleader
1楼-- · 2019-03-25 11:00
< / 这不用问了,肯定综合不过的,厂家FAE
推荐,资源不能超过60%!
加载中...
timdong
2楼-- · 2019-03-25 16:35
楼住再请教一下,我用的是 zynq xc7z020, RAM 是140 X 36KBits .
RAM 中是14BitS数据,所以我有360K的地址.
我一共是2个RAMs,一个是256M,一个是64M,只剩了40M没有用。
现在已经综合了快一个小时了,显示:
Started : "Launching ISE Text Editor to edit RAM_2.vhd".
Started : "Launching ISE Text Editor to edit RAM_1.vhd".
按你说的只能百分之60,那我是综合不出来了吧?
加载中...
timdong
3楼-- · 2019-03-25 22:35
原帖由
eeleader
于 2013-2-19 12:38 发表
这不用问了,肯定综合不过的,厂家FAE
推荐,资源不能超过60%!
资源不能超过60%!
是一定不能超过,还是最好不能超过呢。
出处是在哪呢?
加载中...
timdong
4楼-- · 2019-03-26 04:13
精彩回答 2 元偷偷看……
加载中...
5525
5楼-- · 2019-03-26 09:15
RAM的话,有多少个 100% 满调没有问题。
FPGA的使用率,正常控制在60%左右没错,总有功能变化啥的。
开发中使用率在98%也碰到过几回,比较少。
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
推荐,资源不能超过60%!
RAM 中是14BitS数据,所以我有360K的地址.
我一共是2个RAMs,一个是256M,一个是64M,只剩了40M没有用。
现在已经综合了快一个小时了,显示:
Started : "Launching ISE Text Editor to edit RAM_2.vhd".
Started : "Launching ISE Text Editor to edit RAM_1.vhd".
按你说的只能百分之60,那我是综合不出来了吧?
资源不能超过60%!
是一定不能超过,还是最好不能超过呢。
出处是在哪呢?
FPGA的使用率,正常控制在60%左右没错,总有功能变化啥的。
开发中使用率在98%也碰到过几回,比较少。
一周热门 更多>