2019-03-25 07:35发布
chunyang 发表于 2015-6-26 18:36 图像信号必须保证严格的频率精度及同步，信号源做不到则由你自己生成，掉帧可用前帧信息代替，这样只会发生 ...
dontium 发表于 2015-6-27 22:57 “50Hz的模拟视频”，按标准的，它应该有同步信号，把同频信号提取后使用，这样可不用保证“严格的20ms”
3008202060 发表于 2015-6-28 20:55 关键是我生成的行场同步信号是和上一级的外同步有一个固定的关系，因为我是FPGA生成的信号，信号质量有保 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 3008202060 的问题《关于PAL输出显示的问题》','https://www.xiaopingtou.net/q-14454.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
关键是我生成的行场同步信号是和上一级的外同步有一个固定的关系，因为我是FPGA生成的信号，信号质量有保障，上一级就不好说了，我现在就是尽量给它一个比较宽的限制。
这个 同步信号本身就是我FPGA逻辑自己生成的，但是就是不能保障同步信号的周期固定。。 我就是看看能不能单纯通过调整消隐信号的长度来改善
既然有数字化的过程，那么信号应该全部重新生成，跟前级信号已无关，否则要FPGA介入有何意义？
一周热门 更多>