本人新近菜鸟一枚，恳请各位大神帮助。
我现在想用IP定制LVDS_TX模块，选择的是external pll.不知为何在Modelsim仿真时老出现这样的错误
** Error: (vsim-3063) ../Testbench/testbench.v(28): Port 'tx_out' not found in the connected module (6th connection).
#         Region: /testbench/I_fpga_R_D

这个到底是什么原因呢？
在此拜谢各位大神 此帖出自小平头技术问答