专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
数据在FIFO USB buffer on FPGA module 上面堆积该怎么办?
2019-03-25 07:38
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
5972
9
1515
代人发个问题,坛友们有没有遇到过数据在FIFO USB buffer on FPGA module 上面堆积的情况, 遇到这种情况该怎么整呀呀呀~~
补充说明:就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
求有了解的帮帮忙
此帖出自
小平头技术问答
扫一扫,关注 EEWORLD 微信订阅号 行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握~
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
ou513
1楼-- · 2019-03-25 12:42
精彩回答 2 元偷偷看……
加载中...
chenzhufly
2楼-- · 2019-03-25 15:35
问题描述的太简单
加载中...
仙猫
3楼-- · 2019-03-25 18:32
笼统无下限。
加载中...
okhxyyo
4楼-- · 2019-03-25 19:03
chenzhufly 发表于 2016-3-25 11:47
问题描述的太简单
就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
加载中...
okhxyyo
5楼-- · 2019-03-25 20:26
仙猫 发表于 2016-3-25 12:04
笼统无下限。
就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
加载中...
chenzhufly
6楼-- · 2019-03-26 01:15
不是FPGA吗
加载中...
1
2
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
一周热门 更多>