数据在FIFO USB buffer on FPGA module 上面堆积该怎么办?

2019-03-25 07:38发布

代人发个问题,坛友们有没有遇到过数据在FIFO USB buffer on FPGA module 上面堆积的情况, 遇到这种情况该怎么整呀呀呀~~
补充说明:就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况

求有了解的帮帮忙


此帖出自小平头技术问答 扫一扫,关注 EEWORLD 微信订阅号 行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握~
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
ou513
1楼-- · 2019-03-25 12:42
 精彩回答 2  元偷偷看……
chenzhufly
2楼-- · 2019-03-25 15:35
问题描述的太简单
仙猫
3楼-- · 2019-03-25 18:32
笼统无下限。
okhxyyo
4楼-- · 2019-03-25 19:03
chenzhufly 发表于 2016-3-25 11:47
问题描述的太简单

就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
okhxyyo
5楼-- · 2019-03-25 20:26
仙猫 发表于 2016-3-25 12:04
笼统无下限。

就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况
chenzhufly
6楼-- · 2019-03-26 01:15
不是FPGA吗

一周热门 更多>