数据在FIFO USB buffer on FPGA module 上面堆积该怎么办？-第2页回答

数据在FIFO USB buffer on FPGA module 上面堆积该怎么办？

2019-03-25 07:38发布

代人发个问题，坛友们有没有遇到过数据在FIFO USB buffer on FPGA module 上面堆积的情况，遇到这种情况该怎么整呀呀呀~~
补充说明：就是如果我把数据的采集、处理、显示放在一个线程里面做，会出现FIFO堵塞而读取数据来不及的情况

求有了解的帮帮忙

此帖出自小平头技术问答扫一扫，关注 EEWORLD 微信订阅号行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握~

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

9条回答

1楼-- · 2019-03-26 02:07

精彩回答 2 元偷偷看……

2楼-- · 2019-03-26 05:05

这牵涉到系统设计了，须深入到具体的硬软件，无法泛泛而谈。
既然FIFO来不及读取，那就查看是谁在做、怎么做的读取，给读取预留的时间够不够，等等。

3楼-- · 2019-03-26 06:23

楼主是做ＵＳＢ　ＤＥＶＩＣＥ设备，或是上位驱动，软件的吗。
采集、处理、显示可不可以一起做，怎么做，
要看你的应用需要什么样的带宽，延时要求，要整理技术。
是个系统的活。
前期系统理论计算ｏｋ，划分的好，项目收缩就有希望。