FPGA 一个控制器硬核挂两个DDR芯片

2019-03-25 07:38发布

站内问答 / FPGA
5613 2 1655
请教大家，我打算使用这个方案，FPGA使用控制器硬核，外面挂两个16位DDR，这两个DDR的的差分时钟、地址线、控制线等共用，只有数据线使用各自的。希望做到两片同时访问，一次把32位数据分成两个16位写入两片ddr。不知道这样做有没有什么问题或隐患。尤其是差分时钟，FPGA出来后可以分叉供给两片DDR吗？

另外，用的ALTERA 的芯片，手册一直没查到关于这种用法的指示说明之类的，可能是看的不够仔细。如果有谁知道在哪里有这方面的应用资料，请告诉我吧，不胜感激！
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
qianting_L
1楼-- · 2019-03-25 13:06
< /
5525
2楼-- · 2019-03-25 17:13
楼主可以参照主板上的多ＤＤＲ－ＳＯＤＩＭＭ链接。
也可参照单个ＳＯＤＩＭＭ里面的多片链接，如下。
https://www.micron.com/~/media/d ... 6c64_128x64_l_h.pdf

ＤＤＲ的电路板设计里面，ＤＱ和ＤＱＳ都是要求配对的，
如果板子已经做好了，就试试
按１６的位宽先生成，在自己扩展，综合和时序能不能过过还要看运气。

一周热门 更多>

相关问题