专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
求助用过Altera FFT IP 核的大牛们,help~~~~~~~~~
2019-03-25 07:41
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4024
6
1665
本人做项目中需要调用 Altera FFT IP 核 是没授权的那种,有提示限时一小时。为什么我每次仿真的时候功能仿真没问题,时序仿真就是错的呢? 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
eeleader
1楼-- · 2019-03-25 13:09
< / FFT 应该不需要调用ALTER 的FFT IP核,直接用VHDL自己搭个积木就可以了。
加载中...
pyqxh123
2楼-- · 2019-03-25 15:54
我要做的是4096点的 我就先用64点的试验下 结果就出来这样的问题了。。
加载中...
tx_xy
3楼-- · 2019-03-25 18:47
功能仿真没问题 时序仿真有问题
那就检查时序约束 看是否有 timing error 。。。
加载中...
eeleader
4楼-- · 2019-03-25 20:31
这个问题可能你没注意到,FFT如果用乘法,一个乘法操作最好等1个时钟后,取结果,否则拿到的数据不正确。
加载中...
qixiangyujj
5楼-- · 2019-03-26 02:17
楼上正确~~~~~~~~~~~·
加载中...
Seven_ZGY
6楼-- · 2019-03-26 03:32
精彩回答 2 元偷偷看……
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
那就检查时序约束 看是否有 timing error 。。。
这个问题可能你没注意到,FFT如果用乘法,一个乘法操作最好等1个时钟后,取结果,否则拿到的数据不正确。
一周热门 更多>