专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
TLC5510无法采样
2019-03-25 07:42
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
12493
6
994
下了血本 花了一天做好了板子 THS3001 + TLC5510 按EDA实验与实践的图画好(基本和datasheet上的图一致,除了是使用外部的基准电压外) , 竟然无法采样。 输入运放的4.7u的电容去掉,还能在TLC的第19脚看到正弦波,但是一样无法采样,菜到的数据是一个固定的数。 时钟用FPGA给了20M OE端在设计电路图时直接接地。 大家帮我分析分析。 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
523335234
1楼-- · 2019-03-25 13:27
< / 功夫不负有心人 终于看到波形了
加载中...
523335234
2楼-- · 2019-03-25 16:48
之前没看到波形的原因是因为我在TLC5510前面加了THS3001 我现在直接把信号输入到TLC5510的19脚就看到波形了 波形还很好。 为什么会这样啊 THS3001没坏啊~
加载中...
523335234
3楼-- · 2019-03-25 19:07
用示波器看 THS3001的 +IN脚还是很好的正弦波 看6脚 out时 就变形的厉害。。
加载中...
523335234
4楼-- · 2019-03-25 22:41
改个电容 问题解决 ~~
加载中...
eeleader
5楼-- · 2019-03-26 01:34
我们相信洋鬼子的东西应该是好的,错误从自身查起!
加载中...
AXON
6楼-- · 2019-03-26 02:25
精彩回答 2 元偷偷看……
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
我们相信洋鬼子的东西应该是好的,错误从自身查起!
一周热门 更多>