专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
特权同学的那个SDRAM为什么会错
2019-03-25 07:43
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6079
14
1716
请帮忙: 特权同学的那个SDRAM为什么会错? 用此程序串口发出来的都是FF, 是因为 串口一次不能发送16位么? 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
ou513
1楼-- · 2019-03-26 09:51
可以的啊,我也做过啊,你把工程放上来我可以帮你看看
加载中...
yyh1990116
2楼-- · 2019-03-26 11:21
程序为特权的代码,稍微把时钟修改了,板子为黑金的开发板,串口读出来的数据和楼主的一样,,求解啊?
点击下载:
http://115.com/file/e711qqnn
加载中...
yangxu311
3楼-- · 2019-03-26 14:14
你看看是不是,有两个 屏蔽功能的pin ,接低 注释掉了
加载中...
yyh1990116
4楼-- · 2019-03-26 15:51
精彩回答 2 元偷偷看……
加载中...
eeleader
5楼-- · 2019-03-26 17:37
是不是串口的波特率设置不一致,导致解码出错了
加载中...
flybabys
6楼-- · 2019-03-26 21:27
13楼正解,原因是应为特权的板子上面,SDRAM这两只脚固定拉了,而你的开发板上面估计这两只脚是拉进FPGA的,所以,会有这样的情况!
简单的解决方案是查查你开发板的原理图,在程序中直接把接着两只脚的fpga信号拉低即可!
这个问题当初找了很久的说,哈哈!
加载中...
上一页
1
2
3
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
点击下载:http://115.com/file/e711qqnn
简单的解决方案是查查你开发板的原理图,在程序中直接把接着两只脚的fpga信号拉低即可!
这个问题当初找了很久的说,哈哈!
一周热门 更多>