如何用FPGA测量一个脉冲的宽度

2019-03-25 07:45发布

使用FPGA测量外部脉冲的宽度,FPGA的主频一定,可以分频,但是不能提高频率。但是外部脉冲的宽度可能大于FPGA主频的时钟周期,但是也可能小于这个周期。需要测量脉冲的宽度,求教前辈们如何实现?

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
13条回答
仙猫
1楼-- · 2019-03-25 15:53
< /

原帖由 wstt 于 2012-7-11 12:56 发表 仙猫明鉴啊,确实是个绊子题,也不知道是哪位“老师”出的。同时用上升和下降沿的话把分辨率提高了一倍

上传一个刚写的上下沿分别计数的试验工程,带仿真的,看有没参考价值。

仙猫
2楼-- · 2019-03-25 15:57
如输入时钟频率未高到FPGA极限的话,先在FPGA内部倍频,然后利用倍频时钟驱动测量Process。
还有就是在频率不太高的前提下,或可搭硬件辅助测量。
wstt
3楼-- · 2019-03-25 20:40
是想提高时钟频率,但是频率被限定不能提高
仙猫
4楼-- · 2019-03-26 00:38
 精彩回答 2  元偷偷看……
wstt
5楼-- · 2019-03-26 06:06
是的,内部被限定了,不可以使用倍频,不允许使用时钟管理模块或者锁相环,只能使用FPGA内部逻辑资源在给定的时钟频率下实现。这样的要求,让我觉得不可理解,所以上论坛来请教下各位大侠。
原帖由 仙猫 于 2012-7-10 11:28 发表 问题的关键是,频率在什么地方被限定?如果仅是限定外部时钟频率,则丝毫不影响FPGA自己内部持有的倍频,倍频后的时钟并不对外输出,只是FPGA自己用于高分辨率的时间计测而已。   举个例子,比如外部时钟被限 ...
仙猫
6楼-- · 2019-03-26 07:29
原来是老师下绊子题目啊?
那就来一把用时钟上下沿分别计数吧,假如时钟的占空比是严格的50%的话,能提高一倍的分辨率。

一周热门 更多>