Altera 串行fir内核调用问题

2019-03-25 07:47发布

站内问答 / FPGA
6975 1 947
小弟最近在玩altera 的fpga fir。发现仿真同样的电路，用并行能出来结果，用串行就一点数据都不出。如果仅仅是时钟的问题，没道理不吐出任何数据啊？ fir使用.jpg
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
表妹酱
1楼-- · 2019-03-25 13:40
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题