< / 第一项是系统等效门个数，第三与第四说的是一个东西，不过是两种表述方式，第三项是说RAM的总的位数，第四项是说这些RAM是以12个256*9的块来组织的。这些RAM是硬件资源，不占用第一项系统门。

00750 发表于 2015-4-17 23:02
另外，APA075这个片子太老了，很难买，价格奇高，不建议再用了。

确实高，现在用的是apa600，竟然五六万一片！！吓死个人~~

那第二项registers占不占用系统门的个数呀？？这个register是不是在程序中自己定义的呀？

譬如我如果定义个数组：type mem is array(0 to 9) of std_logic_vector(7  downto 0)，意思是不是这个数组占用十个register？？

pinggougou 发表于 2015-4-18 23:57
确实高，现在用的是apa600，竟然五六万一片！！吓死个人~~

那第二项registers占不占用系统门的个数呀？？这个register是不是在程序中自己定义的呀？

譬如我如果定义个数组：type mem is array(0 to 9) of std_logic_vector(7  downto 0)，意思是不是这个数组占用十个register？？

这个是需要占用系统门个数的，Actel老一点的FPGA的宏单元要么综合成组合逻辑，要么综合成时序逻辑，二选一。VHDL不是很懂，不过你这种定义综合完成后应该是要占用10个寄存器的。

本帖最后由 pinggougou 于 2015-4-22 00:34 编辑

00750 发表于 2015-4-19 22:57
这个是需要占用系统门个数的，Actel老一点的FPGA的宏单元要么综合成组合逻辑，要么综合成时序逻辑，二选一。VHDL不是很懂，不过你这种定义综合完成后应该是要占用10个寄存器的。

谢谢解惑！

还想请教个问题：我想用apa600的pll来分频作为串口时钟，串口波特率115200，16倍频三取二法。那么就要求pll分出：115200*16=1843200的时钟，即1.8432Mhz。我看说明书，apa600的pll输出为1.5Mhz到150Mhz，可是我pll的输出设为1.843的时候，仿真时总是 不能输出正确的频率。

是不是pll不能精确的分到这个数值呀？还是我没用对pll？

反馈取internal。

APA600没用过，很久之前用过APA075，不过这两个片子的pll应该差不多，当时也碰到过它的PLL在低频的时候输出不正确的情况，具体原因也没有深究。你可以先输了高一点的频率，然后再用计数器分频，就是浪费点资源。