求教关于《深入浅出玩转fpga》中sdram实验

2019-03-25 07:52发布

请各位高手帮助分析下,就是我在做特权同学的sdram实验的时候,为什么我串口发送的数据会是这样子呢?
01 02 03 04 05 06 07 07 09 0A 0B 0C 0D 0E 0F 0F
11 12 13 14 15 16 17 17 19 1A 1B 1C 1D 1E 1F 1F
21 22 23 24 25 26 27 27 29 2A 2B 2C 2D 2E 2F 2F
31 32 33 34 35 36 37 37 39 3A 3B 3C 3D 3E 3F 3F
41 42 43 44 45 46 47 47 49 4A 4B 4C 4D 4E 4F 4F
以此类推,就是每八位在最后都一位都是错的。
调试过,两个fifo读写都正常。串口发送也正常。最后问题落在了sdram控制模块,但是我调试了好几天,一直都是这个结果,希望高手给解答下,你们在做这个实验的时候有发现这个问题吗?
非常感谢!! 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
eeleader
1楼-- · 2019-03-25 12:11
< / 就是每八位在最后都一位都是错的。没搞明白你说意思?
就是每八位在最后都一位都是错的。
woaiwojia1988
2楼-- · 2019-03-25 16:18
 精彩回答 2  元偷偷看……
eeleader
3楼-- · 2019-03-25 19:17
肯定是程序控制的问题,结束控制的问题!在编程中常常出现这种类似的问题,这不是大问题,查查程序,即可找出来。祝你好运!
asnsygc
4楼-- · 2019-03-25 23:56
遇到和楼主同样的问题,楼主的问题解决了没?
amyxxf
5楼-- · 2019-03-26 05:52
拉出sdram控制器的借口顺序看看,应该很快就能搞定
一般做sdram存储最好一次读写操作数据多一点,不然启动一次需要花费时间,这个速度就降低了
amyxxf
6楼-- · 2019-03-26 08:17
不知这位哥们SDRAM的控制器是用什么方式做的?

一周热门 更多>