求教关于《深入浅出玩转fpga》中sdram实验

2019-03-25 07:52发布

请各位高手帮助分析下,就是我在做特权同学的sdram实验的时候,为什么我串口发送的数据会是这样子呢?
01 02 03 04 05 06 07 07 09 0A 0B 0C 0D 0E 0F 0F
11 12 13 14 15 16 17 17 19 1A 1B 1C 1D 1E 1F 1F
21 22 23 24 25 26 27 27 29 2A 2B 2C 2D 2E 2F 2F
31 32 33 34 35 36 37 37 39 3A 3B 3C 3D 3E 3F 3F
41 42 43 44 45 46 47 47 49 4A 4B 4C 4D 4E 4F 4F
以此类推,就是每八位在最后都一位都是错的。
调试过,两个fifo读写都正常。串口发送也正常。最后问题落在了sdram控制模块,但是我调试了好几天,一直都是这个结果,希望高手给解答下,你们在做这个实验的时候有发现这个问题吗?
非常感谢!! 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
woaiwojia1988
1楼-- · 2019-03-27 05:30
原帖由 ljt112288 于 2012-9-10 14:56 发表
特权的这个控制器初始化的时候 没有拉高DQM,按照SDRAM时序图,初始化的时候必须拉高DQM,初始化之后再拉低。另外他的 读写地址产生那一块也 有点小问题,就是这一块造成读出的数据不正常。 时序上没什么大问题,不需 ...

你好,我用的是H57V2562GTR,在quartusii上运行
感谢你的回复,今天调了下,主要是读写数据线那块出的问题。
woaiwojia1988
2楼-- · 2019-03-27 05:54
 精彩回答 2  元偷偷看……
woaiwojia1988
3楼-- · 2019-03-27 09:19
问题解决了,主要就是在读写时序的控制上面,另外对于总线的开关上也出了一个时钟的偏差。
woaiwojia1988
4楼-- · 2019-03-27 10:46
问题解决了,主要就是在读写时序的控制上面,另外对于总线的开关上也出了一个时钟的偏差。
修改的部分是sdram_wr_data.v中的数据写入控制部分,以及sdram_ctrl.v中的sdram_wr_ack与sdram_rd_ack这两个信号的赋值上,主要是要配合数据总线使得wrfifo的读信号与数据总线的占用同步,rdfifo的写信号与数据总线的占用同步。修改要参考工作状态机work_state_r的转换时序。
wangyaoli
5楼-- · 2019-03-27 14:28
请问上面说的DQM的问题需要改吗?还是只是
修改的部分是sdram_wr_data.v中的数据写入控制部分,以及sdram_ctrl.v中的sdram_wr_ack与sdram_rd_ack这两个信号的赋值上,主要是要配合数据总线使wrfifo的读信号与数据总线占用同步,rdfifo的写信号与数据总线占用同步。修改要参考工作状态机work_state_r的转换时序。
wangyaoli
6楼-- · 2019-03-27 20:27
可以加您的QQ吗?我还有一些问题想要请教,我的是418974516

一周热门 更多>