基于FPGA的高速AD采样 - 平头弟

基于FPGA的高速AD采样

2019-03-25 07:55发布

站内问答 / FPGA

10319 12

用FPGA设计高速采样控制器的时候要注意些什么问题哇？求大神！！！
此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

12条回答

1楼-- · 2019-03-25 11:22

< / 因为毕业设计的需要设计一个采样频率大于30M的采样控制器，求大神帮帮忙！拜谢！

2楼-- · 2019-03-25 17:17

好吧~没人理我~

3楼-- · 2019-03-25 19:49

看懂ADC的手册，按照ADC时序来写FPGA程序；还得看你采集后的数据需要缓冲到SRAM还是存储到SDRAM。

4楼-- · 2019-03-25 22:08

精彩回答 2 元偷偷看……

5楼-- · 2019-03-26 02:23

芯片选的是ADS807E 我想的是收到数据后就显示出去就可以了

6楼-- · 2019-03-26 05:14

chenzhufly 发表于 2014-5-9 17:16
这个比较容易实现啊先进行芯片选型吧

芯片选的是ADS807E这个能到50多M，我只要用30M就可以了。采集到数据后显示出去就行了，就是不知道怎么显示。用的是学校的实验箱！

一周热门更多>

相关问题

相关文章