基于FPGA的高速AD采样

2019-03-25 07:55发布

用FPGA设计高速采样控制器的时候要注意些什么问题哇?求大神!!!
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
12条回答
wyyyyw
1楼-- · 2019-03-26 09:49
hjf2002 发表于 2014-5-9 10:27
看懂ADC的手册,按照ADC时序来写FPGA程序;还得看你采集后的数据需要缓冲到SRAM还是存储到SDRAM。

选的那个ADC上都没有输出的控制信号。卖芯片的说芯片输出数据后只要上升沿收集数据就可以了。我不知道什么显示出来
越远
2楼-- · 2019-03-26 14:40
本帖最后由 越远 于 2014-5-22 17:34 编辑

1. 看懂ADC的配置时序,用FPGA完成对ADC的配置,这是ADC的一个功能模块;2.第二个功能模块就是数据接收部分,这一部分不管ALTERA还是XILINX都有专用的LVDS核,直接用就行;
3.剩下的就是自己对数据的处理部分,这个依你的应用而定;
wyyyyw
3楼-- · 2019-03-26 16:12
越远 发表于 2014-5-22 17:31
1. 看懂ADC的配置时序,用FPGA完成对ADC的配置,这是ADC的一个功能模块;2.第二个功能模块就是数据接收部分 ...

搞来好多天,最终找出原因是芯片坏了。换个芯片就全部搞定了。现在等着学校答辩了。谢谢了!!!
xuhaiw
4楼-- · 2019-03-26 18:38
 精彩回答 2  元偷偷看……
荒漠小草
5楼-- · 2019-03-26 19:10
关注中,希望楼主做出来之后分享一下!!
lichenllin
6楼-- · 2019-03-26 21:52
看时序,然后写时序图可以得到数据了。

一周热门 更多>