vhdl代码综合warning

2019-03-25 07:59发布

Warning: Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state.
        Warning (13310): Register "addr~reg0" is converted into an equivalent circuit using register "addr~reg0_emulated" and latch "addr~reg0latch"



请问上面这是触发器么,ADATA与ALOAD这两个引脚什么意思,这段代码综合出来为什么为有这个warning???感谢各位了

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
coyoo
1楼-- · 2019-03-26 13:07
澄海小辰 发表于 2014-9-12 00:51
你好,师兄谢谢你的解答。

想学习Altera,

掌握一门语言不是靠死记硬背,要掌握语法,知道即可,又不是要考试,背下来干什么。实在忘了不能翻书吗?!

一周热门 更多>