2019-03-25 08:00发布
coyoo 发表于 2014-8-21 09:24 我是这样想：连续5个bit都是1，那么就认为是高电平到了，反之亦可
以撒 发表于 2014-8-24 12:51 对底下2个信号进行计数，高电平多于低电平就拉高，低电平多于高电平就拉低
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 3008202060 的问题《FPGA信号恢复》','https://www.xiaopingtou.net/q-14716.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
意思是把四个周期一下的变化省略？ 是这个意思吗
没懂 能再说具体点吗？
一周热门 更多>