FPGA上电后nstatus管脚始终为低电平是什么情况 - 平头弟

FPGA上电后nstatus管脚始终为低电平是什么情况

2019-03-25 08:02发布

站内问答 / FPGA

18603 8

刚做了了个EP4SGX230的板子，留了jtag和as接口，但均无法下载程序，测量nstatus管脚(外部10k上拉到3.0V)发现上电后，该管脚始终在0.5V左右，查看资料得知，该管脚在nconfig拉高后经过一段时间后会释放，由外部电阻拉到高电平。但在我的板子上nconfig是高电平，但nstatus始终是0.5V左右，这是什么情况，如何解决？此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

8条回答

1楼-- · 2019-03-25 12:15

< / 1. 查看FPGA供电是否正确
2. 查看FPGA配置电路管脚定义是否正确
3. FPGA焊接是否可靠！

2楼-- · 2019-03-25 15:16

精彩回答 2 元偷偷看……

3楼-- · 2019-03-25 18:16

楼主解决了吗？

4楼-- · 2019-03-25 19:32

没啊，今天仔细把每个配置管脚和电压都对了一遍，没有发现有错，都是按照handbook上的要求配置的，难道是fpga虚焊？有什么检测方法？

5楼-- · 2019-03-26 00:45

FPGA是BGA封装吗？

6楼-- · 2019-03-26 06:44

是 bga封装的

一周热门更多>

相关问题

相关文章