专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
vhdl的for循环综合问题
2019-03-25 08:02
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4742
5
1215
刚用vhdl没多久!要实现一个数据解析功能,把串口收到的一组数据解析成十个数组再发出去。
解析的时候用到了for循环,综合后资源利用率特别高,达到了169%,都没法下载。后来想想,应该是for循环的问题。
请问,可以用什么来替代for循环功能,而不会占用那么多资源呀?? 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
仙猫
1楼-- · 2019-03-25 13:02
< / VHDL里的for是形式上的循环,实际是平铺开的并行处理。
要想节约资源,恐怕得考虑用分时的办法。
加载中...
pinggougou
2楼-- · 2019-03-25 15:24
精彩回答 2 元偷偷看……
加载中...
kdy
3楼-- · 2019-03-25 21:22
分时是个好办法
加载中...
kdy
4楼-- · 2019-03-26 00:37
具体看数组解析情况,如果是复制10组的话实际只用1组就行了
加载中...
仙猫
5楼-- · 2019-03-26 05:23
pinggougou 发表于 2014-7-9 19:47
能给个具体点的思路吗??thanks!!
不知有何典型的通用做法,楼主不妨把现有代码贴些出来看看。
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
要想节约资源,恐怕得考虑用分时的办法。
不知有何典型的通用做法,楼主不妨把现有代码贴些出来看看。
一周热门 更多>