谢谢！那您能否用状态机的办法实现顺序控制，举个示例给小的参考参考。

用VHDL写的状态机例子如下或可供参考，用什么语言无关，具体写法也随便，有此思路即可。

if rising_edge(clock) then
  if (state = 0) then
    任务[A];
    state <= state + 1;     -- 执行完本次state的任务[A]之后，即进入下次任务的准备

  elsif (state = 1) then
    if (条件[B]) then
      cnt <= 100;
      state <= state + 1;  -- 等满足条件[B]之后，方进入下次任务的准备
    end if;

  elsif (state = 2) then
    if (cnt > 0]) then
      cnt <= cnt - 1;
    else
      state <= state + 1;  -- 等待100个clock的延迟之后，进入下次任务的准备
    end if;

  elsif (state = 3) then
    ...
    ...
    ...
  end if
end if

仙猫老师，我仔细拜读您附上的代码，如有问题，小的还得来麻烦了，还望您不吝赐教！