C语言多层循环怎样转换为verilog语言使FPGA最省时间

2019-03-25 08:11发布

站内问答 / FPGA
10033 5 1115
遇到一个需要将一段C代码转换为verilog语言，同时需要FPGA处理最省时间，请问各位高手怎样处理比较好呢，小弟是新手请多多指教，谢谢。
for(int i =0;i<100;i++)
{
    int num = m;//m是一个变量，取值不确定。
    for(int j=0;j<num;j++)
    {
          int ipword = assigned[i*m+j];//assigned为一个前面定义的数组，成员值不确定。
          int tmpvalid = pfile[ipword];//
          for(int k=0;k<tmpvalid;k++)
          {
              float tmpscore = signatureset[i*m+j] ^ pinvert[ipword][k];//数据处理。
          }
    }
}
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
liwenquan0923
1楼-- · 2019-03-25 15:12
< / C语言多层循环怎样转换为verilog语言使FPGA最省时间
遇到一个需要将一段C代码转换为verilog语言，同时需要FPGA处理最省时间，请问各位高手怎样处理比较好呢，小弟是新手请多多指教，谢谢。
for(int i =0;i<100;i++)
{
    int num = m;//m是一个变量，取值不确定。
    for(int j=0;j<num;j++)
    {
          int ipword = assigned[i*m+j];//assigned为一个前面定义的数组，成员值不确定。
          int tmpvalid = pfile[ipword];//
          for(int k=0;k<tmpvalid;k++)
          {
              float tmpscore = signatureset[i*m+j] ^ pinvert[ipword][k];//数据处理。
          }
    }
}
白丁
2楼-- · 2019-03-25 18:02
状态机实现
liwenquan0923
3楼-- · 2019-03-25 19:49
白丁 发表于 2014-3-5 12:25
状态机实现

谢谢你的回复。
我想如果用状态机处理，也就相当于一步一步的顺序执行，这样就没有用到FPGA的并行特性了，请问是这么理解吗?谢谢。
liwenquan0923
4楼-- · 2019-03-25 23:36
 精彩回答 2  元偷偷看……
白丁
5楼-- · 2019-03-26 05:34
并不是所有的东西在FPGA上都能够并行实现，这要看数据的相关性

一周热门 更多>

相关问题