lattice CPLD 内部分频问题 （急）

2019-03-25 08:12发布

站内问答 / FPGA
8874 3 1235
lattice 的芯片（1032E） 当外部输入一个信号为50HZ的方波信号 然后在芯片内部对其分频 可以吗？直接用逻辑门电路做的分频 但是输出的分频不正确是为什么呢？请各位帮下忙，在此先谢过. 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
deweyled
1楼-- · 2019-03-25 17:09
< / 是不是代码写错了呀。
kdy
2楼-- · 2019-03-25 17:15
几分频？还有50Hz的信号周期非常长，是规则的方波吗？
tonduckim
3楼-- · 2019-03-25 18:01
可以的，肯定代码写错了

一周热门 更多>

相关问题