在全编译时出现hold time问题,跪求大侠知道

2019-03-25 08:12发布

小弟最近在写FPGA程序,以前写过一些小程序,这次写的比较大的工程,用的是cyclone 3 的EP3C40的片子。在用这个片子时编译前还需要编写SDC文件,由于没有经验,就直接在class timming 内输入tsu、tco、th,在全编译时出现如附件中图片所示的warning,这个warning的原因都是和我用magic wizened生成的fifo和ram有关,然后自己也不知道该怎么弄了,不知哪位大侠知道?希望给与知道,不胜感激!
0条回答

一周热门 更多>