FPGA做AD采样，这种情况如何编程？

2019-03-25 08:15发布

站内问答 / FPGA
10410 14 1388
通过译码来选通要采样的模拟量，比如有6路选通、即有六路模拟量；这样的话，需采样六次才能将所有模拟量采完，然后分别处理这六个量。
如果采样一路的话，感觉好处理一些，循环采样六路，应该如何用verilog HDL来写？
之前觉得AD采样一次本身可以用一个状态机，但是外面还有六个选通的大状态，不知道怎么处理。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
osoon2008
1楼-- · 2019-03-25 15:36
< / 至少要外接一个积分电容, 才可以实现ad转换, 但是精度很低, 而且不太稳定,
kdy
2楼-- · 2019-03-25 20:35
世界怎么了？我咋问题都看不懂了
ad到fpga是数字接口吧？没有顺序之分啊，除非是总线复用，
状态机可以啊，并行的，不行就6个状态机如果本来就独立的话
没有cs
喜鹊王子
3楼-- · 2019-03-25 22:52
我是用一个AD芯片来顺序检测六路模拟量，所以不知道如何写程序，如果一个AD芯片检测一路模拟量，就没啥问题。
kdy
4楼-- · 2019-03-26 02:11
1、ad本身支持6路还是使用模拟开关
2、到了fpga还是总线复用的问题，和ad本身无关
喜鹊王子
5楼-- · 2019-03-26 05:18
 精彩回答 2  元偷偷看……
osoon2008
6楼-- · 2019-03-26 06:52
这个有难度, 坐等高人指点, 呵呵
1 2 3 下一页

一周热门 更多>

相关问题