FPGA做AD采样，这种情况如何编程？

2019-03-25 08:15发布

站内问答 / FPGA
10417 14 1388
通过译码来选通要采样的模拟量，比如有6路选通、即有六路模拟量；这样的话，需采样六次才能将所有模拟量采完，然后分别处理这六个量。
如果采样一路的话，感觉好处理一些，循环采样六路，应该如何用verilog HDL来写？
之前觉得AD采样一次本身可以用一个状态机，但是外面还有六个选通的大状态，不知道怎么处理。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
xiangtian116
1楼-- · 2019-03-26 22:36
模拟量采样还能这么控制？你用什么AD啊？坐等高手
wanghui9010
2楼-- · 2019-03-27 00:19
顶  bu cuo
上一页 1 2 3

一周热门 更多>

相关问题