在LCD实验PPT上，关于DATAST和ADDSET有如下说法：ACCMOD[1:0]：访问模式。00:模式A；01:模式B；10:模式C；11:模式D。 DATAST[7:0]：数据保持时间，等于: DATAST(+1)个HCLK时钟周期，DATAST最大为255。对ILI9341来说，其实就是RD低电平持续时间，最大为355ns。对STM32F1，一个HCLK=13.8ns (1/72M)，设置为15；对STM32F4，一个HCLK=6ns(1/168M) ，设置为60。
ADDSET[3:0]：地址建立时间。表示：ADDSET (+1)个HCLK周期，ADDSET最大为15。对ILI9341来说，这里相当于RD高电平持续时间，为90ns。STM32F1的FSMC性能存在问题，即便设置为0，RD也有190ns的高电平，我们这里设置为1。而对STM32F4，则设置为15。 重点时序：Ø读ID低电平脉宽(trdl)
Ø读ID高电平脉宽(trdh)
Ø读FM低电平脉宽(trdlfm)
Ø读FM高电平脉宽(trdhfm)
Ø写控制低电平脉宽(twrl)
Ø写控制高电平脉宽(twrh)
Ø
注意：ID指LCD的ID号FM指帧缓存，即:GRAM问题一：在ILI9341手册上，明明说trdlfm最小是355ns，怎么到这里就是最大355ns了？问题二：这里设置成15后，（15+1）*13.8=220ns，这也不够355ns呀？
在SRAM实验里，有如下PPTACCMOD[1:0]：访问模式。00:模式A；01:模式B；10:模式C；11:模式D。 DATAST[7:0]：数据保持时间，等于: DATAST(+1)个HCLK时钟周期，DATAST最大为255。对IS62WV51216来说，其实就是OE/WE低电平持续时间，最大为55ns。对STM32F1，一个HCLK=13.8ns (1/72M)，设置为3；对STM32F4，一个HCLK=6ns(1/168M) ，设置为8。
ADDSET[3:0]：地址建立时间。表示：ADDSET (+1)个HCLK周期，ADDSET最大为15。对IS62WV51216来说，访问周期最快位55ns，而我们前面的设置，已经可以保证访问周期不小于55ns，因此这个地址建立时间，我们可以直接设置为0即可。
问题三：这个55ns，是整个读写周期的时间，可不是OE/WE的低电平保持时间呀，为什么会以55ns为参考呢？