关于fpga通过cpld控制外设的程序

2019-03-25 08:16发布

站内问答 / FPGA
4070 1 1110
FPGA型号：XC2V2000： family Virtex2, device XC2V2000。Speed  -4。Package  FG676。
CPLD型号：XC95144XL -10 TQ144 ：family XC95144XL。Device XC95144XL。Speed  -10。Package  TQ144。
各位大侠，下面是我分别写的cpld程序和fpga程序。麻烦大家帮我看一下有什么问题。每次都是语法没问题，但是下载到硬件上面之后动态扫描不行，拨码开关无效，按键控制无效，真是给跪了。求指导啊求指导，好人一生平安！

CPLD:

module niumeng(sel,dip,ledsel,led,segch,segshow,plsout,plsin);
input [2:0]sel;                          //来自fpga的数码管选择信号以实现动态扫描
input [7:0]dip;                          //拨码开关
input [3:0]plsin;                         //按键输入信号
input [3:0]ledsel;                        //来自fpga的led控制信号，每一位控制八盏灯
output [3:0]plsout;                        //脉冲信号直接给到fpga
output[31:0]led;                            //32个led接口
output [7:0]segch;                          //数码管选择信号
output [7:0]segshow;                        //数码管数值显示信号
reg [3:0]value0;
reg [3:0]value1;
reg [3:0]value2;
reg [3:0]value3;
reg [3:0]value4;
reg [3:0]value5;
reg [3:0]value6;
reg [3:0]value7;                             //用来控制8位数码管显示数值的常量
reg segch;
reg segshow;

initial
begin
value0=4'b0000;
value1=4'b0000;
value2=4'b0000;
value3=4'b0000;
value4=4'b0000;
value5=4'b0000;
value6=4'b0000;
value7=4'b0000;                              //数码管初始值都赋0
end

always@(posedge dip[0])                              
value0=value0+4'b0001;                             //一旦拨码开关发生变化，数码管显示数值都会加1

always@(posedge dip[1])
value1=value1+1;

always@(posedge dip[2])
value2=value2+1;

always@(posedge dip[3])
value3=value3+1;

always@(posedge dip[4])
value4=value4+1;

always@(posedge dip[5])
value5=value5+1;

always@(posedge dip[6])
value6=value6+1;

always@(posedge dip[7])
value7=value7+1;

always@(sel)                               //一旦数码管选择位发生变化，立即开始读位选，并且将此时对应的数值送过去
   case(sel)
         3'b000: begin
         segch=8'b11111110;
         case(value0)
         4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;
        endcase
        end

         3'b001: begin
         segch=8'b11111101;
         case(value1)
         4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

        endcase
        end
         
         3'b010: begin
    segch=8'b11111011;
         case(value2)
    4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

         endcase
         end
                               
         3'b011: begin   
         segch=8'b11110111;
         case(value3)
    4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

         endcase
         end
                               
         3'b100: begin
    segch=8'b11101111;
         case(value4)
    4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

         endcase
         end
                               
         3'b101: begin
    segch=8'b11011111;
         case(value5)
    4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

         endcase
         end
                               
         3'b110: begin
    segch=8'b10111111;
         case(value6)
    4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

         endcase
         end
                               
         3'b111: begin
    segch=8'b01111111;
         case(value7)
    4'b0000:    segshow=8'b11111100;
         4'b0001:    segshow=8'b01100000;
         4'b0010:    segshow=8'b11011010;
         4'b0011:    segshow=8'b11110010;
         4'b0100:    segshow=8'b01100110;
         4'b0101:    segshow=8'b10110110;
         4'b0110:    segshow=8'b10111110;
         4'b0111:    segshow=8'b11100000;
         4'b1000:    segshow=8'b11111110;
         4'b1001:    segshow=8'b11110110;
         4'b1010:    segshow=8'b11101110;
         4'b1011:    segshow=8'b00111110;
         4'b1100:    segshow=8'b10011100;
         4'b1101:    segshow=8'b01111010;
         4'b1110:    segshow=8'b10011110;
         4'b1111:    segshow=8'b10001110;

        endcase
        end
        endcase
       

assign plsout=plsin;

       
assign led[7:0]=  ledsel[0] ? 8'b11111111 : 8'b00000000;                //LED翻转输出
assign led[15:8]= ledsel[1] ? 8'b11111111 : 8'b00000000;
assign led[23:16]=ledsel[2] ? 8'b11111111 : 8'b00000000;
assign led[31:24]=ledsel[3] ? 8'b11111111 : 8'b00000000;



endmodule


FPGA

module xiaoyang(clk,sw1_n,sw2_n,sw3_n,sw4_n, led_d1,led_d2,led_d3,led_d4,seg
    );

input   clk;        //主时钟信号，48MHz
input   sw1_n,sw2_n,sw3_n,sw4_n;         //四个独立按键，低表示按下，来自cpld
output  led_d1,led_d2,led_d3,led_d4;        //发光二极管，分别由按键控制,随后送入cpld
output  [2:0]seg;                     //送入cpld的数码管位选信号

//---------------------------------------------------------------------------
reg [2:0]t;
reg [15:0]data;
always @(posedge clk)
begin
   data=data+1;
   if(data==16'hffff)
        begin
    t=t+1;
    data=0;
   end
end
assign seg=t;




reg[3:0] key_rst;  

always @(posedge clk )
key_rst <= {sw4_n,sw3_n,sw2_n,sw1_n};

reg[3:0] key_rst_r;       //每个时钟周期的上升沿将low_sw信号锁存到low_sw_r中

always @ ( posedge clk )
    key_rst_r <= key_rst;

//当寄存器key_rst由1变为0时，led_an的值变为高，维持一个时钟周期
wire[3:0] key_an = key_rst_r & ( ~key_rst);

//---------------------------------------------------------------------------
reg[19:0]  cnt;        //计数寄存器
reg[3:0] low_sw;

always @ (posedge clk)
        if(key_an) cnt <=20'd0;
    else cnt <= cnt + 1'b1;
             
always @ (posedge clk)                  
                  if (cnt == 20'hfffff)         //满20ms，将按键值锁存到寄存器low_sw中         cnt == 20'hfffff
      low_sw <= {sw4_n,sw3_n,sw2_n,sw1_n};

//---------------------------------------------------------------------------
reg  [3:0] low_sw_r;       //每个时钟周期的上升沿将low_sw信号锁存到low_sw_r中

always @ ( posedge clk)
   low_sw_r <= low_sw;

//当寄存器low_sw由1变为0时，led_ctrl的值变为高，维持一个时钟周期
wire[3:0] led_ctrl = low_sw_r[3:0] & ( ~low_sw[3:0]);

reg d1;
reg d2;
reg d3;
reg d4;

always @ (posedge clk)
         begin                //某个按键值变化时，LED将做亮灭翻转
        if ( led_ctrl[0] ) d1 <= ~d1;       
        if ( led_ctrl[1] ) d2 <= ~d2;
        if ( led_ctrl[2] ) d3 <= ~d3;
                  if ( led_ctrl[3] ) d4 <= ~d4;
   end

assign led_d1 = d1 ? 1'b1 : 1'b0;                //LED翻转输出
assign led_d2 = d2 ? 1'b1 : 1'b0;
assign led_d3 = d3 ? 1'b1 : 1'b0;
assign led_d4 = d4 ? 1'b1 : 1'b0;


endmodule 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
kdy
1楼-- · 2019-03-25 12:57
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题