专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA 中能放几个51 内核 怎么级联
2019-03-25 08:18
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6598
10
1783
FPGA 中能放几个51 内核 怎么级联 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
eeleader
1楼-- · 2019-03-25 14:02
< /
请参考相关的帖子!
加载中...
beijingxuesheng
2楼-- · 2019-03-25 15:18
求大神给个级联的方法,要详细的啊,谢谢
加载中...
kdy
3楼-- · 2019-03-25 19:18
11年的帖子。13年翻出来了啊,
什么叫级联啊,是指链式拓扑吗?
而且51的核在里面干嘛?外总线挂在哪里?这是做什么应用的啊?
貌似除了理论研究没啥意义。
NIOS是可以多放几个
加载中...
beijingxuesheng
4楼-- · 2019-03-25 22:38
精彩回答 2 元偷偷看……
加载中...
beijingxuesheng
5楼-- · 2019-03-26 03:25
用ISE软件的,我是刚接触这个东西,求指教
加载中...
kdy
6楼-- · 2019-03-26 07:03
首先16bit不是用2个8bit这么扩展出的啊!那这么说简单了,64bit的只要用8个51联合就行了
首先应用的场合是什么。fpga本身也可以支持加减乘除不用内核,但一般用在矢量运算场合,标量的话
就用自带的一个32bit内核就行了。Xilinx有MicroBlaze内核。
加载中...
1
2
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
请参考相关的帖子!
什么叫级联啊,是指链式拓扑吗?
而且51的核在里面干嘛?外总线挂在哪里?这是做什么应用的啊?
貌似除了理论研究没啥意义。
NIOS是可以多放几个
首先应用的场合是什么。fpga本身也可以支持加减乘除不用内核,但一般用在矢量运算场合,标量的话
就用自带的一个32bit内核就行了。Xilinx有MicroBlaze内核。
一周热门 更多>