用FPGA设计数字时钟怎么实现急

2019-03-25 08:20发布

该问题目前已经被作者或者管理员关闭, 无法添加新回复

7条回答

1楼-- · 2019-03-25 15:16

< / 引用FPGA 中自带的主频，看你个人需要，60分频后是分钟，再次24分频后是小时，每一个部分设置一个模块，进位设计使能端，输出对应LED（8段）

2楼-- · 2019-03-25 18:07

外部输入晶振时钟，FPGA内部分频产生1hz时钟，周期即为1s了，剩下的就看你的需要了

3楼-- · 2019-03-25 23:33

总结一下，你的需求很明确，实现方法也很简单的，只要你理解了

4楼-- · 2019-03-25 23:52

说明白一点，就是用CLK作时钟基准，进行
计数，按照秒，分，小时，天，日，月，年
星期，显示。

5楼-- · 2019-03-26 01:49

这个我大学时候EDA实验就做过

6楼-- · 2019-03-26 06:49

精彩回答 2 元偷偷看……

用FPGA设计数字时钟怎么实现 急