专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
有关分频的程序
2019-03-25 08:21
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3021
6
1115
我写了一个FPGA 50MHZ分频为1HZ的程序,不过好像不对,大家帮我看看哪里不对。
reg[22:0] counter;
reg[1:0] clkout;
always @(posedge clk)
begin
if(counter==25_000_000)
begin
clkout<=!clkout;
counter<=1'b1;
end
else
begin
counter<=counter+1'b1;
end
end 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
tx_xy
1楼-- · 2019-03-25 14:07
< / 这个 counter 要赋个初值哈 。。。
加载中...
Leo417love
2楼-- · 2019-03-25 16:18
reg[22:0] counter;为23位
那么2^23=8_388_608<25_000_000
类似于【但不能等同于】C语言的变量类型的错误!
改为reg[24:0] counter;再试试看!2^25=33_554_432
[个人意见]还有测试等号【
if(counter==25_000_000)
】里面的清零,需修改为counter<=0;
[
本帖最后由 Leo417love 于 2013-7-22 18:15 编辑
]
加载中...
kdy
3楼-- · 2019-03-25 22:12
呵呵,leo挺勤快啊,都上岗了!8错8错
1、位宽不够
2、clkout应该是reg不是[1:0],否则"!"有歧义
3、一般不用=1,而是用(count==25000000-1)
语法错误不算,最后一条会使综合器产生不同的计数器形式,
带load和复位2中计数器,后者简单,所以一般用count=0
加载中...
Leo417love
4楼-- · 2019-03-25 23:33
精彩回答 2 元偷偷看……
加载中...
hjl240
5楼-- · 2019-03-26 04:33
我把reg[22:0] counter改为reg[24:0] counter;之后,就出现正确的现象了,,哈哈,虽然还是初学者,却犯了那么简单错误,是我不够细心,不应该呀。。还有真谢谢你
加载中...
hjl240
6楼-- · 2019-03-26 06:35
多谢提点!
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
那么2^23=8_388_608<25_000_000
类似于【但不能等同于】C语言的变量类型的错误!
改为reg[24:0] counter;再试试看!2^25=33_554_432
[个人意见]还有测试等号【if(counter==25_000_000) 】里面的清零,需修改为counter<=0;
[ 本帖最后由 Leo417love 于 2013-7-22 18:15 编辑 ]
1、位宽不够
2、clkout应该是reg不是[1:0],否则"!"有歧义
3、一般不用=1,而是用(count==25000000-1)
语法错误不算,最后一条会使综合器产生不同的计数器形式,
带load和复位2中计数器,后者简单,所以一般用count=0
一周热门 更多>