专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
AD芯片时序求教
2019-03-25 08:22
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4904
4
1086
图中CNV信号在转换阶段怎么出现同时高低啊?
SCK信号在16个时钟信号前后叉叉代表啥意思啊?
SDO在16个时钟信号前后是高阻态?
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
tx_xy
1楼-- · 2019-03-25 11:28
精彩回答 2 元偷偷看……
加载中...
pplcyls
2楼-- · 2019-03-25 14:24
就是很普通的SPI时序呀,按照时序图写代码,应该没有什么难度吧
加载中...
youki12345
3楼-- · 2019-03-25 15:26
AD76xx系列吧?给我消息,我给你源码。这系列芯片对CNV那个信号的时间要求非常严格,好像不能超过28NS,具体看数据手册。所以你要看看你的MCU能否符合要求,如果用模拟时序做的话最好用示波器看看CNV高低的时间间隔。
加载中...
喜鹊王子
4楼-- · 2019-03-25 18:02
给你发消息了 能否发一份源码
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>