专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
用等精度测频做频率计的频率下限问题
2019-03-25 08:22
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6513
2
1644
测频的时候是计1秒钟高电平个数,因此1Hz以下的信号在1秒以内可能就没显示,该怎么测才可以测到1Hz以下的呢?
如果是10秒钟计数的太慢了,不太合适 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
诸葛乱
1楼-- · 2019-03-25 12:43
< / 频率低测周期 频率高测边沿(上升或下降沿) 这是电子测量的基础知识
具体来说 就是测量被测信号2个上升沿(或者下降沿)之间 晶振时钟周期的个数(用计数器容易得出) 再利用这个算数周期 导数之后就的到频率 不过会有微笑的误差 可以只取整数部分(频率不能是非整数)
第一次回答 回答的不好请多包涵。
加载中...
诸葛乱
2楼-- · 2019-03-25 13:48
精彩回答 2 元偷偷看……
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
具体来说 就是测量被测信号2个上升沿(或者下降沿)之间 晶振时钟周期的个数(用计数器容易得出) 再利用这个算数周期 导数之后就的到频率 不过会有微笑的误差 可以只取整数部分(频率不能是非整数)
第一次回答 回答的不好请多包涵。
一周热门 更多>