DDR3 with UniPHY的Avalon-MM接口控制应该怎么设计

2019-03-25 08:22发布

RT.
产生的DDR3实例里面与ddr3读写最有关的应该是这些pin了吧:
avl_ready_0,avl_burstbegin_0,avl_addr_0,avl_rdata_valid_0,avl_rdata_0      
avl_wdata_0 ,avl_be_0,avl_read_req_0,avl_write_req_0,avl_size_0。
之前对Avalon-MM接口的规范有所了解,但是也不是非常清楚应该怎么做。看Quartus II生成的例程上面,是有一个driver产生相应的AVL信号再通过merlin_master_translator和merlin_slave_translator再给DDR3的实例的。这里为啥要进行两次转换?不可以直接往DDR3实例里给相应的信号吗?
好多问题,求大家指导啊!刚开始做还不是非常了解@@ 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
kdy
1楼-- · 2019-03-25 12:42
< / 不熟悉Altera的,用过Xilinx的。
1、当然可以直接对DDR3操作,但是生成IP时注意带不带总线接口,如带则不行;貌似xilinx里叫AXI接口和Native接口,是例化时不同的
2、DDR3本地接口时序不复杂可以直接用状态机操作,Altera应该也是这样,不过为了推广NIOS嘛 可以理解
robertslyh
2楼-- · 2019-03-25 14:08
谢谢版大。这个版本好像只有带Avalon接口的,所以还是得继续看@@
kdy
3楼-- · 2019-03-25 17:32
那就只能啃一下Avalon的时序了。

一周热门 更多>