Modelsim仿真Loading时出现错误" Nodebug designs are not supported."

2019-03-25 08:22发布

站内问答 / FPGA
16531 5 966
RT.
完整信息如下：
# ** Fatal: Attempting to load -nodebug design unit.
#  Nodebug designs are not supported.
#
#    Time: 0 ps  Iteration: 0  Instance: /ddr3_example_sim File: ./../ddr3_example_sim.v
# FATAL ERROR while loading design

example是在Quartus II 13.0产生DDR3 IP的时候产生的例程。
仿真工具的版本是ModelSim PE Student Edition 10.2b

从来没遇到过的错误，求助啊！
谢谢大家 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
kdy
1楼-- · 2019-03-25 17:16
 精彩回答 2  元偷偷看……
kdy
2楼-- · 2019-03-25 17:41
还有自己产生的例程有时候是有些问题，注意生成的IP和调用的SIM是否匹配。接口选择和参数都要设置
robertslyh
3楼-- · 2019-03-25 22:15
是这样的！谢谢版大
robertslyh
4楼-- · 2019-03-26 03:03
恩，好多地方都不是非常清楚。还请版大多指教啊
kdy
5楼-- · 2019-03-26 04:56
不用客气，共同进步

一周热门 更多>

相关问题