FPGA做AD采样？

2019-03-25 08:22发布

站内问答 / FPGA
12971 2 1653
AD芯片的时序图应该抓住哪些关键时间参数啊？我看给的时间参数很多，应该不是每个参数都要管吧？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
白丁
1楼-- · 2019-03-25 14:13
 精彩回答 2  元偷偷看……
喜鹊王子
2楼-- · 2019-03-25 15:30
为什么这里的wait_time_2 还比wait_time_1小呢？

一周热门 更多>

相关问题