专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
关于CPLD动态配置.在线更新.
2019-03-25 08:23
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
21706
9
1788
我的板子上有一个ARM和一个CPLD,ARM已经可以通过U盘更新了.我希望CPLD也可以.不知道有没有人做过类似的. 如通过ARM对CPLD进行编程. 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
eeleader
1楼-- · 2019-03-25 18:17
< /
应该没问题的,主要控制JTAG时序。
加载中...
flyaqiao
2楼-- · 2019-03-25 20:48
精彩回答 2 元偷偷看……
加载中...
Alex_li615
3楼-- · 2019-03-26 01:19
楼主问题解决了没有啊,最近我也要做这个,没找到合适的资料啊,望楼主帮忙
加载中...
eeleader
4楼-- · 2019-03-26 06:50
看CPLD芯片手册。
加载中...
Alex_li615
5楼-- · 2019-03-26 07:57
我用的CPLD芯片是EPM1270,看了下数据手册,UFM大小为8Kbits,而我的pof文件大小为26.6KB,我想用ARM单片机的IO口来模拟JTAG实现对EPM1270的在线更新,请问大侠,是通过配置JTAG时序,利用把pof文件数据输出到TDI引脚上吗?
加载中...
eeleader
6楼-- · 2019-03-26 09:24
UFM 内部可以用FLASH,不是CPLD 1270的配置芯片容量。利用IO口模拟JTAG是可以的。至于容量大小是否满足1270的大小,关键看你的编译结果了
加载中...
1
2
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
应该没问题的,主要控制JTAG时序。
一周热门 更多>