AD7892起始输入引脚拉低之后仍为高电平怎么解决

2019-08-17 11:01发布

小弟使用AD7892,起始信号CONVST引脚在拉低之后其引脚电压在3V左右仍为高电平。(不是低电平时间短的原因,延长低电平时间仍是这样),如下图示波器中黄 {MOD}波形。
求教!!!
另外转换结束信号EOC也与手册中描述不一致(示波器中蓝 {MOD}波形),应该为100ns左右的低脉冲,实际一直为低电平。
拔掉ADC芯片,CONVST引脚拉低时正常,可以达到0V 。AD芯片供电引脚全部正常,求问这是怎么回事呢?
求大神

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
tangkunjyy
1楼-- · 2019-08-17 16:14
顶顶顶顶顶顶
tangkunjyy
2楼-- · 2019-08-17 19:41
大神们呢,求助攻啊
hong_qi
3楼-- · 2019-08-18 00:34
很好哦
Williamesog
4楼-- · 2019-08-18 06:14
顶顶多好
hong_qi
5楼-- · 2019-08-18 08:16
 精彩回答 2  元偷偷看……
Williamesog
6楼-- · 2019-08-18 09:42
单独AD7892可以测试时序么?

一周热门 更多>