关于fpga采样频率的问题

2019-03-25 08:27发布

从发送版卡中循环发出1024*1024的数据,发送条件是当l = 1时发送一行,即当l = 1时发送1024个数据,然后l = 0,经过一个小的时间间隔,令l = 1,继续发送1024个数据,如此一直循环发送。发送版发送的数据要到接收板上,同时将l信号和时钟信号一起发给接收板。接收板上用chipscope抓数据,设置的时钟是发送版发过来的时钟,设置的触发条件是l = 1,结果发现,每次l = 1的时候抓到1025个数据(标准应该是抓到1024个数据),请问是怎么回事?请大家帮忙,谢谢。 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 17:32
< / 多触发了一次,仔细想一下就是这个道理。

一周热门 更多>